[floorplan] Pad Configuration

작성자:


(1) In-line
Pad가 서로 작은 gap을 두고 나란히 배열되는 방식이다.


(2) Staggered line (Not used well because it is difficult to fill in empty spaces)
staggered line은 뜻 그대로 엇갈려서 하나 이상의 행으로 pad를 배열한 형태를 말한다. Pad limited design에서 유용한 방식으로, 더 많은 수의 pad를 배치할 수 있지만 패드 구조상 높이가 증가한다는 단점이 있다.


(3) CUP(Circuit Under Pad)
I/O body 그 자체에 bonding pad가 존재하는 방식으로, die size를 줄일 수 있다는 장점이 있다.


(4) Flip chip with RDL(Redistribution Layer) - IP에만 따로 Power를 연결
Redistribution layer는 Cu배선을 말한다. 이는 기존의 substrate(기판)과 I/O pad를 wire로 연결하는 lead frame package방식이 아닌, solder ball을 활용해서 기판에 직접 연결하게 하는 flip chip packaging을 위해 사용한다.

댓글

댓글 쓰기

이 블로그의 인기 게시물

PVT

작성자:
이미지
 What is PVT? PVT stands for process, voltage, temperature. Process -Speed of nMOS/pMOS is different due to the cause of the process. -Types of speed -> fast / typical / slow -FF/FS/TT/SF/SS(nMOS/pMOS) Voltage -Speed of pMOS/nMOS changes according to the supply voltage. -In general, ±10% of the typical is taken as the best/worst case.  Temperature -Speed of pMOS/nMOS changes according to temperature -in reality, temperature inversion arises in 65nm, mostly 28nm and below. Why do we use PVT? To verify in advance timing according to process or environmental conditions. PVT corners and its effect on delay Additionally.. Synthesis 를 진행할 때의 PVT best/worst  조건은 어떤 기준에 의해서 정해 질까? Synthesis 는 아직 net 이 없는 상태 이므로 , 이후 real net 이 생긴다면 net delay 에 의해 holdtime 은 개선될 것이다 . 그러므로   synthesis 를 진행하는 경우의 PVT 에서는 setuptime 을 우선적으로 고려해 delay 의 best/worst 조건을 생각해야 한다 .  이처럼 Synthesis에서의 PVT best/worst 조건은 delay(timing)을 기준으로 한다. 구체적으로, 위의 표에서와 같이 delay를 maximum으로 하는 SS/Low voltage/High Temperature를 w
자세한 내용 보기

Cell delay / Net delay

작성자:
이미지
Cell delay -Cell delay is the amount of delay from input to output of a logic gate in a path. -Dimensional table of delay values dependent on input net transition and output capacitance [Example] Net delay -Net delay is the amount of delay from the output of a cell to the input of the next cell in a timing path. [Methods of calculating net delay] 1)  Estimating delays WLM (In fact, these days we use the zero wire load model.->Setting the worst case using a clock derating) 2)  Using specific tiem values back-annotated from Standard Delay Format(SDF) file. 3)   RC extraction -> SPEF(Standard Parasitic Exchange Format) file.
자세한 내용 보기

[Scan] Scan chain / Scan operation

작성자:
이미지
What is a Scan chain?  The scan cells(F/F with mux) are linked together into “scan chains” that operate like big shift registers when the circuit is put into test mode. Scan chains are used to detect manufacturing defects present in the combinational logic of the design. [Scan chain =  controllability +  observability] scan flops initialize nodes within the design(controllability) scan flops capture results from within the design(observability) inserting a scan path involves replacing all f/f with their scannable equivalent f/f larger area than non-scan registers, larger setup time requirement. Scan operation
자세한 내용 보기