Setup time / Hold time

작성자:

Setup / hold time을 간단한 예시를 통해 직관적으로 이해할 수 있다. 

 매 시 정각에 도착해 출발하는 버스가 있다고 가정할 때, 우리는 정시 보다 조금 미리 나와서 기다려야 버스를 놓치지 않고 안전하게 탈 수 있다. 또한 버스 기사의 입장에서 볼 때, 정시가 되자마자 바로 출발하는 것이 아니라 버스 문이 열리고 승객이 탑승 후 자리에 착석한 뒤 출발을 해야 승객이 다치지 않고 안전하게 운행을 할 수 있다.

 Data와 clock도 이와 유사한 관계를 가지고 있다.  Data가 정상적으로 전달되기 위해서 clock의 edge가 발생하기 전 data가 유지되야할 최소한의 시간(setup time)이 있고,  clock의 edge가 발생된 후에 data가 유지 되야할 최소 시간(hold time)이 있다. 






Additionally..

NICE rule

The rule is : the Next Instance in a scan chain must be clocked Concurrently or Earlier

Same clock, mixed edge / Created by preview_dft

 

The scan bit in F3 must be read by F4 before it is overwritten, thus next instance must be clocked concurrenly or earlier


Holdtime을 좋게 design 해야 timing 잡기 쉬움.. falling edge 먼저!

댓글

댓글 쓰기

이 블로그의 인기 게시물

Cell delay / Net delay

작성자:
이미지
Cell delay -Cell delay is the amount of delay from input to output of a logic gate in a path. -Dimensional table of delay values dependent on input net transition and output capacitance [Example] Net delay -Net delay is the amount of delay from the output of a cell to the input of the next cell in a timing path. [Methods of calculating net delay] 1)  Estimating delays WLM (In fact, these days we use the zero wire load model.->Setting the worst case using a clock derating) 2)  Using specific tiem values back-annotated from Standard Delay Format(SDF) file. 3)   RC extraction -> SPEF(Standard Parasitic Exchange Format) file.
자세한 내용 보기

PVT

작성자:
이미지
 What is PVT? PVT stands for process, voltage, temperature. Process -Speed of nMOS/pMOS is different due to the cause of the process. -Types of speed -> fast / typical / slow -FF/FS/TT/SF/SS(nMOS/pMOS) Voltage -Speed of pMOS/nMOS changes according to the supply voltage. -In general, ±10% of the typical is taken as the best/worst case.  Temperature -Speed of pMOS/nMOS changes according to temperature -in reality, temperature inversion arises in 65nm, mostly 28nm and below. Why do we use PVT? To verify in advance timing according to process or environmental conditions. PVT corners and its effect on delay Additionally.. Synthesis 를 진행할 때의 PVT best/worst  조건은 어떤 기준에 의해서 정해 질까? Synthesis 는 아직 net 이 없는 상태 이므로 , 이후 real net 이 생긴다면 net delay 에 의해 holdtime 은 개선될 것이다 . 그러므로   synthesis 를 진행하는 경우의 PVT 에서는 setuptime 을 우선적으로 고려해 delay 의 best/worst 조건을 생각해야 한다 .  이처럼 Synthesis에서의 PVT best/worst 조건은 delay(timing)을 기준으로 한다. 구체적으로, 위의 표에서와 같이 delay를 maximum으로 하는 SS/Low vol...
자세한 내용 보기

[Scan] Scan chain / Scan operation

작성자:
이미지
What is a Scan chain?  The scan cells(F/F with mux) are linked together into “scan chains” that operate like big shift registers when the circuit is put into test mode. Scan chains are used to detect manufacturing defects present in the combinational logic of the design. [Scan chain =  controllability +  observability] scan flops initialize nodes within the design(controllability) scan flops capture results from within the design(observability) inserting a scan path involves replacing all f/f with their scannable equivalent f/f larger area than non-scan registers, larger setup time requirement. Scan operation
자세한 내용 보기